



Capacitação Profissional
em Microeletrônica

PADIS

Programa de Apoio ao
Desenvolvimento Tecnológico
da Indústria de Semicondutores

Tarefa

Prática 7

Microwind/DSCH - pMOS

Unidade 02 | Capítulo 03

Prof.: João Fonseca

Desarrollo



iRede
redes e tecnologia

Iniciativa

Multi

Unidade 2

Capítulo 3

Objetivo: Desenvolver habilidades de projeto e simulação de dispositivos PMOS utilizando o software MicroWind, capacitando os alunos a aplicar conhecimentos teóricos na prática e aprimorar competências em eletrônica.

Enunciado:

Nesta semana utilizamos os programas **Microwind** e **DSCH** para compreender melhor a operação de transistores em circuitos integrados. Primeiro, criamos o **layout de um pMOS**, observando como o dispositivo é construído fisicamente dentro do chip. Depois, executamos **simulações** para analisar seu comportamento elétrico — por exemplo, como a corrente varia ao alterarmos a tensão aplicada ao gate. A atividade deu-nos uma visão mais detalhada do funcionamento interno dos transistores e de como avaliar o seu desempenho.

O que deve ser entregue:

1. DSCH - Esquemático e simulação lógica

- **Transistor Único**

- Desenhe um **pMOS isolado**.
- Simule dois cenários:
 - **Gate em nível baixo (0)** - canal conduz.
 - **Gate em nível alto (1)** - canal cortado
- Salve a forma de onda ou o estado lógico da saída para cada caso.

- **Dois pMos (ou nMOS) em série**

- Duplique o primeiro transistor, conectando *source-drain* em cascata.
- Atribua portas independentes **A** e **B**.
- Mostre, por simulação temporal, que há condução **somente quando A = 0 e B = 0**.
- Monte a **tabela-verdade** e explique, linha alinhada, o estado de cada canal.

- **Dois pMos (ou nMOS) em paralelo**

- Ligue ambos os sources ao **V_{DD}** e junte os drains na saída.
- Com as mesmas entradas **A e B**, demonstre que **A = 0 ou B = 0** já garante caminho condutor.

- Elabore a tabela-verdade correspondente e comente o comportamento dos canais.

2. Microwind - Layout físico e simulação elétrica

● Layout de um pMOS

- Desenhe o transistor usando as camadas adequadas: **p-diff**, polissilício (gate), **metal 1** e contatos/vias.
- Execute o **DRC** e extraia o netlist.

● Arranjos em série e paralelo.

- **Série:** alinhe dois transistores compartilhando o nó intermediário.
- **Paralelo:** posicione-os lado a lado, interligando *sources* a V_DD e *drains* à saída.
- Siga as regras λ para espaçamentos e larguras mínimas.

Instruções:

O relatório deve conter os seguintes itens:

1. **Introdução** – Explique como os transistores **pMOS** (bem como as combinações em **série** e **paralelo** de nMOS ou pMOS) atuam como chaves eletrônicas fundamentais em circuitos digitais. Acrescente um parágrafo sobre o papel dos softwares **DSCH** e **Microwind**: o primeiro para a simulação lógica/esquemática e o segundo para a representação física (layout) de circuitos integrados.
2. **Objetivos** – Descreva claramente o propósito da atividade.
 - Representar um pMOS isolado e seus arranjos em série/paralelo (nMOS ou pMOS) como chave lógica.
 - Construir o layout físico desses dispositivos.
 - Simular características elétricas e extrair curvas **$I_D \times V_{GS}$** .
 - Avaliar o impacto de alterações geométricas (largura e comprimento do canal) no desempenho.
3. **Materiais e/ou Equipamentos/Software Utilizados**
 - **DSCH** - captura de esquemático e simulação lógica.
 - **Microwind** - desenho de layout, verificação DRC e simulação elétrica.
 - Outros recursos (versões de software, bibliotecas, kit de processo, etc.) se aplicável.

Discuta como o empilhamento em série exige todas as portas ativas para condução, enquanto o paralelo conduz com qualquer porta ativa, relacionando aos conceitos de portas lógicas.

4. Resultados e Discussões

● Esquemático

- Imagens do pMOS isolado e das topologias em série/paralelo (nMOS ou pMOS) criadas no DSCH.

- **Layout**

- Passo a passo ilustrado da construção no Microwind, destacando camadas (p-diff, n-diff, polissilício, metal, contatos, vias).

- **Simulação elétrica**

- Curvas **I_D vs V_{GS}** e formas de onda de saída para as diferentes combinações lógicas.
- Comentários sobre condução ou corte em cada configuração.

5. **Conclusões**

- **Sintetize os principais aprendizados:**

- Diferença de condução quando dois **nMOS ou pMOS** são ligados em série versus paralelo.
- Impacto da variação **W/L** na resistência on e na corrente de saturação.
- Importância de alinhar simulação lógica (DSCH) e verificação física (Microwind) para validar o projeto.

6. **Referências**

Inclua livros, artigos ou manuais consultados para embasar a atividade (por exemplo, textos de microeletrônica ou guias dos próprios softwares).

Importante:

Um **modelo de relatório** estará disponível no **ambiente virtual** da disciplina, para orientar melhor sobre o preenchimento e a organização dos tópicos. Utilize-o como referência para manter o padrão de formatação e clareza.

Capriche na organização, na escrita e na apresentação dos resultados!

Prazo:

O relatório deve ser entregue **em formato PDF**, por meio do ambiente virtual da disciplina, **até segunda-feira (21/07/2025), às 23h59**.

Relatórios entregues fora do prazo estarão sujeitos aos critérios de penalidade definidos pela coordenação da disciplina.

Fiquem atentos ao cronograma e organizem-se para não perder o prazo!



Capacitação Profissional em Microeletrônica

PADIS

Programa de Apoio ao Desenvolvimento
Tecnológico da Indústria de Semicondutores